系统逻辑单元 (****** ***** *****)：不少于****** 触发器 (**********)：不少于****** 查找表 (****)：不少于****** *** ******：不少于**** 具有标准** ***架构设计，占用一个槽位； 具有高性能*/*模块，支持一路输入，完成中频信号采集； 具有高性能*/*模块，支持一路输出，完成中频信号产生； */*模块必须保证连续波形输出，工作中无********总线断链； 具有外部*****时钟输入、外部***参考、内部***参考切换功能； 具有两组独立****芯片； 具有**** **** **链路通信功能； 具有连接背板支持****规范要求的同步触发线； 具有中频信号采集，通过****总线上传功能； 具有通过****总线下发数据，信号产生功能； 具备多板同步功能。 ***采样率：*******； ***中心频率：*******； ***瞬时带宽：******； ***带内平坦度：***； ***饱和电平：***;****； ***杂散抑制:≥ ** ***。 ***数量：*路； ***更新率：*******； ***中心频率：*******； ***瞬时带宽：******； ***输出最大功率电平：≥******； ***杂散抑制:≥ ** ***。 ***数量：*路； ***存储容量：不低于***； ***存储速度：不低于***/* ***存储位宽：*****； ***存储组数：*组 *路****中频信号输入； *路****中频信号输出； *路****时钟信号输入或输出；（***\*.**） 至少*组自定义****，支持触发输入； 至少*路**总线光路输入输出； *路****调试接口（***）； 支持**** **** **链路通信要求； 支持****规范要求的触发线（******* *****）； 支持背板****提供的*****参考时钟（**********）； 输入电压：** ***; 功耗：≤***; 需提供底层****基础工程，包含****控制器、****核、时钟管理等基本功能； 需提供上位机采集与回放底层驱动，包含****工程。 波形引擎发射驱动：包含任意波形编辑，载入，开放******接口，提供****程序 通道相位稳定度 ≤*° 支持逐脉冲编辑能力，引擎库生成能力幅度相位可调等

按行业标准提供服务